ネットワークスペシャリスト 2024年 午前2 問22

PCIe世代の転送率【午前2解説】

正解の理由

解法ステップ

1. 各世代の生の転送クロック（GT/s）を確認する。
   • PCIe 3.0 = 8.0 GT/s
   • PCIe 4.0 = 16.0 GT/s
   • PCIe 5.0 = 32.0 GT/s
2. 符号化（エンコーディング）方式を確認する。
   • PCIe 1.0/2.0 は 8b/10b を使用
   • PCIe 3.0 以降は 128b/130b を採用（オーバーヘッドが小さい）
3. 各世代での実効ビットレートを算出して比を取る。
   • 128b/130b の効率係数は $128/130\approx 0.984615$。
   • PCIe 3.0 実効ビットレート（1レーン片方向）： $8.0\times \frac{128}{130}\approx 7.8769\text{Gbit/s}$ = $7.8769/8\approx 0.9846\text{GB/s}\approx 985\text{MB/s}$
   • PCIe 4.0 は 2倍の $16.0\times \frac{128}{130}\approx 15.7538\text{Gbit/s}$（約 1969 MB/s）
   • PCIe 5.0 は さらに2倍の $32.0\times \frac{128}{130}\approx 31.5077\text{Gbit/s}$（約 3938 MB/s）
4. 上記から世代ごとに「ほぼ2倍」の関係が成り立つことを確認する。

選択肢別の誤答解説

• ア（正解）
  世代ごとのGT/sが8→16→32と倍々になっている点、及び3.0以降の効率的な128b/130b符号化を考慮しても実効帯域が世代ごとにほぼ2倍になる点で正しい記述です。
• イ（誤り）
  PCI Expressは設計上、異なる世代間での後方互換性を保つようになっています。たとえば、PCIe 4.0のスロットはPCIe 3.0のカードを動作させる（速度はカード側の世代に制約される）ことができます。したがって「PCIe 4.0はそれ以前と後方互換性がない」という記述は誤りです。
• ウ（誤り）
  規格上、多くのPCIe仕様は幅（レーン数）の選択肢として x1, x2, x4, x8, x16, x32 などを規定しており、理論的にx32相当までの構成が定義されています（実装上はマザーボードやデバイス側でx16やそれ以下が一般的）。ただし「いずれも、規格上の最大レーン数は32レーンである」と断定する表現は誤解を招きやすく、試験文脈では正答とされていません。ポイントは「規格上 x32 が扱われるが、実機では実装依存である」という点です。
• エ（誤り）
  8b/10b 符号化はPCIe 1.x～2.xで用いられましたが、PCIe 3.0以降は効率向上のために 128b/130b 符号化に移行しています。したがって「いずれも8b/10bを採用している」という記述は誤りです。

よくある誤解

• 符号化方式を見落として「GT/s = 実効Gb/s」と単純に扱ってしまう。符号化オーバーヘッドのため、実効データレートは若干低くなる（特に1.x/2.xと3.0以降で差が大きい）。
• 実装上の一般的なレーン数（例：GPUは多くの場合 x16）が「規格上の上限」だと誤認する。規格と実装（製品設計）は別問題である。
• 世代が上がると互換性がなくなると考える。実際は後方/前方互換性を備えるのがPCIeの特徴である（但し電気的/機械的制約や性能差はある）。

補足コラム

• 実効帯域の目安（1レーン片方向）
  • PCIe 3.0：約985 MB/s
  • PCIe 4.0：約1969 MB/s
  • PCIe 5.0：約3938 MB/s これらを複数レーン（例：x16）で掛け合わせると、実際のデバイスが利用できる帯域感が掴めます（例：PCIe 4.0 x16 ≒ 31.5 GB/s 双方向ではその2倍など、仕様や実測値で差が出ます）。
• 符号化の移行（8b/10b → 128b/130b）は、転送効率向上と信号処理の複雑化（より高精度なクロック回復等）というトレードオフを伴います。

FAQ