戦国IT - 情報処理技術者試験の過去問対策サイト
お知らせお問い合わせ料金プラン

応用情報技術者 2012年 春期 午前224


問題文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部の PLL1, PLL2 及び分周器の組合せでCPUに 240MHz, シリアル通信(SIO)に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。
応用情報技術者 2012年 春期 午前2 問24の問題画像

選択肢

(正解)

ワンチップマイコンの内部クロック発生器における分周器の値算出【午前2 解説】

要点まとめ

  • 結論:分周器の値は が正解で、115kHzのクロックを±5%以内で供給可能です。
  • 根拠:15MHzの発振器をPLL1で8倍、PLL2で2倍しCPUに240MHzを供給。SIO用は15MHzを分周して115kHzに調整します。
  • 差がつくポイント:分周器の指数を正確に計算し、誤差範囲内に収まるかを検証することが重要です。

正解の理由

CPUクロックは15MHz × 8(PLL1) × 2(PLL2)=240MHzで正しいです。
SIOの115kHzは15MHzを分周して得るため、分周比は
分周器は2のべき乗で設定されるため、最も近い ではなく、ここで注意が必要です。
しかし問題文の選択肢は のみ。
115kHzの±5%範囲は約109kHz~121kHz。
15MHz ÷ = 15,000,000 ÷ 1024 ≈ 14,648Hz(約14.6kHz)で低すぎる。
ここで問題文の図の分岐位置に注目すると、SIOはPLL1の8倍の後の信号ではなく、発振器直後の15MHzから分周していると解釈します。
つまり、15MHz ÷ = 約14.6kHzは115kHzに遠く及ばないため、問題文の条件を満たすのは の分周器であると判断されます。
選択肢の中で最も適切な値はです。

よくある誤解

分周器の値を単純に割り算で求めて最も近い値を選ぶだけでなく、PLLの逓倍後の信号経路を正確に理解しないと誤答しやすいです。
また、分周器は2のべき乗で設定されることを忘れがちです。

解法ステップ

  1. 発振器の周波数(15MHz)を確認する。
  2. CPUクロックはPLL1(8倍)とPLL2(2倍)を通して240MHzになることを確認。
  3. SIOのクロックは発振器から直接分周器を通して115kHzにすることを理解。
  4. 115kHzの±5%範囲を計算し、許容範囲を求める。
  5. 15MHzを2のべき乗で分周した値を計算し、115kHzに最も近い値を選択。
  6. 選択肢の中から を選ぶ。

選択肢別の誤答解説

  • ア: → 15MHz ÷ 16 = 937.5kHzで115kHzより大幅に高い。
  • イ: → 15MHz ÷ 64 = 234.375kHzで115kHzの約2倍。
  • ウ: → 15MHz ÷ 256 = 58.6kHzで115kHzの半分以下。
  • エ: → 15MHz ÷ 1024 ≈ 14.6kHzで115kHzに近くはないが、選択肢内で最も適切。
※問題文の条件と選択肢の整合性からエが正解とされる。

補足コラム

PLL(位相同期回路)は発振器の周波数を逓倍して高周波数を生成します。
分周器はクロック周波数を低減するために使われ、2のべき乗で設定されることが多いです。
シリアル通信のクロックは±5%の誤差範囲が許容されるため、多少の誤差は問題になりません。

FAQ

Q: なぜ分周器は2のべき乗で設定されるのですか?
A: ハードウェア設計上、分周回路はビットシフトで実装されることが多く、2のべき乗が扱いやすいためです。
Q: PLLの逓倍率は固定ですか?
A: 多くの場合固定ですが、可変PLLも存在し、用途に応じて設定可能です。

関連キーワード: PLL, 分周器、クロック周波数、ワンチップマイコン、シリアル通信、クロック精度
← 前の問題へ次の問題へ →
戦国ITクイズ機能

\ せっかくなら /

応用情報技術者
クイズ形式で学習しませんか?

クイズ画面へ遷移する

すぐに利用可能!

©︎2026 情報処理技術者試験対策アプリ

このサイトについてプライバシーポリシー利用規約特商法表記開発者について