応用情報技術者 2015年 秋期 午前2 問23
問題文
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHz の発振器と、内部のPLL1, PLL2 及び分周器の組合せでCPUに 240MHz, シリアル通信 (SIO) 115kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

選択肢
ア:
イ:
ウ:
エ:(正解)
🔒 解説は解答すると表示されます
分周比の算出【午前2解説】
正解の理由
図から分かる通り、15 MHz の発振器はまず内部の PLL1 で 8倍されて を生成しています。分周器は PLL1 出力(120 MHz)に接続されており、ここからシリアル通信(SIO)に 115 kHz(許容誤差 ±5%)を供給する必要があります。必要な分周比は
で、選択肢は のみなので最も近い を用います。これにより出力は
となり、誤差は約
で ±5% 範囲内です。したがって エ が正解です。
解法ステップ
- 図から分周器の入力が PLL1 の出力であることを確認する(PLL1 は 15 MHz を 8倍して 120 MHz を出力)。
- 目標周波数 115 kHz に対する必要な分周比を計算する: 。
- 選択肢が の形なので、1043.478 に最も近い を求める → 。
- 得られる出力周波数を計算して精度条件を検証: 、誤差約 1.90%(±5% 内)。
選択肢別の誤答解説
- ア:
出力は (7500 kHz)で、115 kHz から大きく外れる。 - イ:
出力は (1875 kHz)で、目標とは無関係に大きすぎる。 - ウ:
出力は 、これも 115 kHz から大きく外れる。 - エ: (正解)
出力 117.1875 kHz、許容誤差 ±5%(下限 109.25 kHz、上限 120.75 kHz)に収まる。
(注)もし分周器の入力を誤って PLL2(240 MHz)と見なすと別の分周比が必要になりますが、図の配線は分岐が PLL1 から分周器へ向かっているため、その誤解は誤りです。
よくある誤解
- PLL2(240 MHz)から分周して考えてしまう誤り:図の分岐を正しく読み、分周器が PLL1 出力(120 MHz)に接続されていることを確認する必要があります。
- 周波数の単位を混同する:Hz・kHz・MHz を混ぜて計算ミスする例が多いです。式の前に必ず単位を揃えましょう。
- 許容誤差を「ちょうど一致」で判断する:問の仕様に「±5%以内」とある場合はギリギリでなく範囲内かどうかで判断します。完全一致は不要です。
補足コラム
- 許容範囲の具体値:115 kHz の ±5% は下限 、上限 。今回の 117.1875 kHz はこの範囲内です。
- 実装上の注意:分周器が整数比(今回のように 2 のべき)しか取れない場合、最も近い値を選んで誤差を評価します。より厳密な周波数が欲しければ、PLL の分周/乗算組合せを再設計するか、分数ナイキスト分周器や外部クロックを用いることがあります。
FAQ
Q1: なぜ PLL1 出力を使うと分かりますか?
A1: 問題の図において分岐線が PLL1 から下向きに伸びて分周器に接続されているためです。配線位置を必ず確認してください。
A1: 問題の図において分岐線が PLL1 から下向きに伸びて分周器に接続されているためです。配線位置を必ず確認してください。
Q2: もし分周器が任意の整数比を取れるなら理想比は何ですか?
A2: 理想(無制約)なら 、整数なら 1043 または 1044 が近いですが、設問の選択肢は 型に限られているため を選びます。
A2: 理想(無制約)なら 、整数なら 1043 または 1044 が近いですが、設問の選択肢は 型に限られているため を選びます。
Q3: 四捨五入の扱いは?
A3: 最も近い選択肢を選び、出力周波数が規定の許容範囲に入るかを確認します。単に四捨五入するだけでなく誤差率を計算して判断してください。
A3: 最も近い選択肢を選び、出力周波数が規定の許容範囲に入るかを確認します。単に四捨五入するだけでなく誤差率を計算して判断してください。
関連キーワード: PLL、分周器、クロックジェネレータ、周波数算出、クロック精度、周波数分配、ビット素子(2のべき)

\ せっかくなら /
応用情報技術者を
クイズ形式で学習しませんか?
クイズ画面へ遷移する→
すぐに利用可能!

