応用情報技術者 2015年秋期午前2 問23

問題文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHz の発振器と、内部のPLL1, PLL2 及び分周器の組合せでCPUに 240MHz, シリアル通信 (SIO) 115kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

選択肢

ア：

1/ 2^{4}

イ：

1/ 2^{6}

ウ：

1/ 2^{8}

エ：

1/ 2^{1} 0

（正解）

ワンチップマイコンの内部クロック発生器における分周器の値【午前2 解説】

要点まとめ

結論：分周器の値は $1/ 2^{10}$ が正解で、115kHz ±5%のシリアル通信クロックを生成できるためです。
根拠：15MHzの発振器をPLL1で8倍、PLL2で2倍し240MHzを得た後、分周器で115kHzに調整する計算から導出されます。
差がつくポイント：PLLの倍数と分周器の関係を正確に理解し、周波数変換の計算ミスを防ぐことが重要です。

正解の理由

15MHzの発振器に対し、PLL1で8倍すると120MHz、さらにPLL2で2倍すると240MHzのCPUクロックが得られます。
シリアル通信クロック115kHzはこの240MHzから分周器で生成します。
分周比は

240 \ 、 MHz \div 115 \ 、 kHz \approx 2087

です。
分周器は2のべき乗で設定するため、

2^{11} = 2048

と

2^{10} = 1024

のどちらかを検討します。
115kHzの±5%範囲内に収まるのは

2^{10} = 1024

の分周比で、約234kHzとなり誤差が大きいので不適。
しかし問題文の図示では分周器はPLL1の出力（120MHz）に接続されているため、分周比は

120 \ 、 MHz \div 115 \ 、 kHz \approx 1043

。
これに最も近いのが

2^{10} = 1024

で、誤差は約1.8%で±5%以内に収まります。
したがって分周器の値は

1/ 2^{10}

、選択肢のエが正解です。

よくある誤解

PLL2の出力240MHzから直接分周すると思い込み、分周比を誤って計算することが多いです。
また、分周器は2のべき乗で設定することを忘れ、近似値を誤るケースもあります。

解法ステップ

発振器の周波数15MHzを確認する。
PLL1の倍数8倍を掛けて120MHzを得る。
PLL2の倍数2倍を掛けて240MHzのCPUクロックを得る。
シリアル通信クロック115kHzの±5%範囲を計算する。
分周器がPLL1出力（120MHz）に接続されていることを図から確認する。
120MHzを115kHzで割り、分周比を求める。
2のべき乗で最も近い値を選び、誤差が±5%以内か検証する。
条件を満たす $1/ 2^{10}$ を選択する。

選択肢別の誤答解説

ア: $1/ 2^{4} = 1/16$ は分周比が小さすぎ、115kHzに遠く及ばず誤り。
イ: $1/ 2^{6} = 1/64$ は分周比が不足し、周波数が高すぎる。
ウ: $1/ 2^{8} = 1/256$ は分周比が小さく、115kHzに近づかない。
エ: $1/ 2^{10} = 1/1024$ は120MHzを約117kHzに分周し、±5%の範囲内で正解。

補足コラム

PLL（位相同期回路）は基準周波数を整数倍に増幅する回路で、マイコンの高速動作に不可欠です。
分周器はクロック周波数を低減し、通信など低速動作回路に適した周波数を供給します。
分周比は通常2のべき乗で設定されることが多く、計算時はこの点に注意が必要です。

FAQ

Q: なぜPLL1の出力から分周するのですか？
A: 図示で分周器がPLL1出力に接続されているため、ここから分周して115kHzを生成します。

Q: ±5%の誤差範囲はどう計算しますか？
A: 115kHzの5%は約5.75kHzなので、109.25kHz～120.75kHzの範囲内なら許容されます。

関連キーワード: PLL, 分周器、クロック周波数、ワンチップマイコン、シリアル通信、クロック精度

← 前の問題へ次の問題へ →

\ せっかくなら /

応用情報技術者を
クイズ形式で学習しませんか？

クイズ画面へ遷移する→

すぐに利用可能！

応用情報技術者 2015年 秋期 午前2 問23

問題文

選択肢