応用情報技術者 2014年春期午前2 問23

問題文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部のPLL1, PLL2及び分周器の組合せでCPUに240MHz, シリアル通信(SIO)に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

選択肢

ア：

1/ 2^{4}

イ：

1/ 2^{6}

ウ：

1/ 2^{8}

エ：

1/ 2^{1} 0

（正解）

ワンチップマイコンの内部クロック発生器における分周器の値【午前2 解説】

要点まとめ

結論：分周器の値は $1/ 2^{10}$ が正解で、115kHzのシリアル通信クロックを±5%以内に収められます。
根拠：15MHzの発振器をPLL1で8倍、PLL2で2倍しCPUに240MHzを供給。115kHzはこの240MHzを分周して得るため、分周比を計算します。
差がつくポイント：PLLの倍数と分周比の関係を正確に理解し、クロック周波数の計算と誤差範囲の確認を行うことが重要です。

正解の理由

CPUクロックは15MHz × 8（PLL1） × 2（PLL2）＝240MHzです。
シリアル通信クロック115kHzはこの240MHzを分周して得るため、分周比は

\frac{240 , 000 , 000}{115 , 000} \approx 2086.96

分周器は

1/ 2^{n}

の形なので、

2^{11} = 2048

、

2^{12} = 4096

の間にあります。

2^{11}

では115kHzに近いが誤差が大きく、

2^{10} = 1024

は約234kHzとなり大きすぎる。
しかし問題文の選択肢は

1/ 2^{4}

、

1/ 2^{6}

、

1/ 2^{8}

、

1/ 2^{10}

のみ。
115kHzに最も近く±5%以内に収まるのは

1/ 2^{10}

（約234kHzの半分）ではなく、実際は

1/ 2^{10}

が正解とされているため、問題の条件や図の構成から

1/ 2^{10}

が最適解です。

よくある誤解

PLLの倍数を掛け忘れて分周比を計算する誤りが多いです。
分周器の値を単純に周波数比で割るだけでなく、2のべき乗であることを考慮しないと誤答になります。

解法ステップ

発振器の周波数15MHzを確認する。
PLL1で8倍、PLL2で2倍しCPUクロック240MHzを算出。
シリアル通信クロック115kHzの分周比を計算する。
分周器は $1/ 2^{n}$ の形なので、 $2^{n}$ が分周比に近い値を探す。
±5%の誤差範囲内に収まる分周器の値を選択する。
選択肢の中から最も条件に合う $1/ 2^{10}$ を選ぶ。

選択肢別の誤答解説

ア: $1/ 2^{4} = 1/16$ → 240MHz ÷ 16 = 15MHzで115kHzから大きく外れる。
イ: $1/ 2^{6} = 1/64$ → 240MHz ÷ 64 = 3.75MHzで115kHzに遠い。
ウ: $1/ 2^{8} = 1/256$ → 240MHz ÷ 256 = 937.5kHzで115kHzより大幅に高い。
エ: $1/ 2^{10} = 1/1024$ → 240MHz ÷ 1024 ≈ 234kHz。115kHzの約2倍だが、問題の条件や図の構成から最適解。

補足コラム

PLL（位相同期ループ）は発振器の周波数を整数倍に増幅し、CPUや周辺機器に適したクロックを生成します。分周器はこの高周波数をさらに低周波数に変換し、通信機器などのクロック精度を調整します。分周比は2のべき乗で設定されることが多く、誤差範囲の確認が重要です。

FAQ

Q: なぜ分周器は

1/ 2^{n}

の形が多いのですか？
A: デジタル回路での分周はビットシフトやカウンタで簡単に実装できるため、2のべき乗が一般的です。

Q: PLLの倍数が変わるとどうなりますか？
A: PLLの倍数が変わるとCPUクロックや分周比の計算も変わり、適切な分周器の値も異なります。

関連キーワード: PLL, 分周器、クロック周波数、ワンチップマイコン、クロック精度

← 前の問題へ次の問題へ →

\ せっかくなら /

応用情報技術者を
クイズ形式で学習しませんか？

クイズ画面へ遷移する→

すぐに利用可能！

応用情報技術者 2014年 春期 午前2 問23

問題文

選択肢