応用情報技術者 2018年秋期午前2 問22

問題文

マイクロプロセッサの耐タンパ性を向上させる手法として、適切なものはどれか。

選択肢

ア：ESD (Electrostatic Discharge) に対する耐性を強化する。

イ：チップ検査終了後に検査用パッドを残しておく。

ウ：チップ内部を物理的に解析しようとすると、内部回路が破壊されるようにする。（正解）

エ：内部メモリの物理アドレスを整然と配置する。

マイクロプロセッサの耐タンパ性を向上させる手法【午前2 解説】

要点まとめ

結論：耐タンパ性向上には、物理解析を試みると回路が破壊される仕組みを組み込むことが効果的です。
根拠：耐タンパ性とは、不正解析や改ざんを防ぐための防御機能であり、物理的な解析阻止が重要な対策です。
差がつくポイント：ESD耐性や検査用パッドの有無は耐タンパ性とは異なり、物理的な解析防止策の理解が合否を分けます。

正解の理由

選択肢ウは「チップ内部を物理的に解析しようとすると、内部回路が破壊されるようにする」という内容で、これは耐タンパ性の代表的な手法です。耐タンパ性は、チップの不正解析や改ざんを防ぐために、解析行為自体を困難にする技術を指します。物理的解析を試みると回路が破壊される仕組みを組み込むことで、攻撃者の解析を阻止し、機密情報の漏洩や不正利用を防止します。

よくある誤解

耐タンパ性は単に静電気耐性（ESD）や検査用パッドの有無とは異なります。物理的な解析防止策に焦点を当てることが重要です。

解法ステップ

「耐タンパ性」の意味を正確に理解する（不正解析・改ざん防止の技術）。
各選択肢の内容が耐タンパ性に該当するかを判断する。
ESD耐性や検査用パッドは耐タンパ性の直接的対策ではないと認識する。
物理的解析阻止策を示す選択肢を選ぶ。
正解はウであることを確認する。

選択肢別の誤答解説

ア: ESD耐性は静電気による破壊防止であり、耐タンパ性とは異なります。
イ: 検査用パッドの残存は製造検査のためであり、耐タンパ性向上には直接関係しません。
ウ: 物理解析時に回路が破壊される仕組みは耐タンパ性の代表的手法です。
エ: 内部メモリの物理アドレス配置は性能や設計効率に関わるもので、耐タンパ性とは無関係です。

補足コラム

耐タンパ性（Tamper Resistance）は、半導体チップのセキュリティ機能の一つで、外部からの不正アクセスや解析を防ぐための技術です。具体的には、チップの封止材にセンサーを埋め込んで物理的な開封を検知したり、解析用の回路を破壊する仕組みを設けたりします。これにより、暗号鍵や機密情報の漏洩を防止します。