戦国IT - 情報処理技術者試験の過去問対策サイト
ブログお知らせお問い合わせ料金プラン

応用情報技術者 2018年 春期 午前2 問23


問題文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部のPLL1, PLL2及び分周器の組合せでCPUに240MHz, シリアル通信(SIO) 115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。
応用情報技術者 2018年 春期 午前2 問23の問題画像

選択肢

ア:
イ:
ウ:
エ:(正解)

🔒 解説は解答すると表示されます

マイコン内部クロック分周器【午前2解説】

正解の理由

発振器の15MHzをPLL1で8倍すると120MHz、さらにPLL2で2倍すると240MHzとなりCPUクロックが得られます。
図から、シリアル通信用の分周器はPLL1の出力(120MHz)に接続されているので、120MHzを分周して115kHzを作ります。分周比は

分周器はの形なので、最も近いで分周すると

となり、115kHzの±5%(約109kHz〜121kHz)の範囲内に収まります。よって正解はエのです。

解法ステップ

  1. 発振器の周波数15MHzを確認する。
  2. PLL1で8倍し120MHzを得る。
  3. PLL2で2倍し240MHzを得る。
  4. CPUクロックは240MHzで確定。
  5. シリアル通信クロック115kHzはPLL1出力(120MHz)から分周することを図から読み取る。
  6. 120MHzを115kHzに分周する分周比を計算する。
  7. 分周器はの形なので、が最適で±5%範囲内に収まることを確認する。
  8. よって分周器の値は(エ)と判断する。

選択肢別の誤答解説

  • ア: は分周比が小さすぎ115kHzに遠く及ばず誤り。
  • イ: も分周比が小さく115kHzより大幅に高い周波数になる。
  • ウ: は分周比がまだ小さく、115kHzより高い周波数となる。
  • エ: は115kHzの±5%範囲内に収まり正解。

よくある誤解

PLL2の出力240MHzから直接分周すると思い込み、分周比を過大に見積もる誤りが多いです。
また、分周器の値を2のべき乗で考えずに近似値だけで判断すると誤答につながります。

補足コラム

PLL(位相同期ループ)は発振器の周波数を整数倍に増幅する回路で、マイコンのクロック生成に不可欠です。
分周器はクロック周波数を低減し、用途に応じた周波数を作り出します。
シリアル通信のクロックは精度が重要で、±5%以内の誤差範囲を守る必要があります。

FAQ

Q: なぜ分周器はの形で表されるのですか?
A: 多くの分周器は2進カウンタを用いており、2のべき乗で分周する設計が一般的だからです。
Q: PLL1とPLL2の役割は何ですか?
A: PLL1は発振器の周波数を中間的に増幅し、PLL2はさらに高い周波数に増幅してCPUクロックを生成します。

関連キーワード: PLL, 分周器、クロック生成、ワンチップマイコン、シリアル通信、クロック精度
← 前の問題へこの年度をクイズで解く次の問題へ →
戦国ITクイズ機能

\ せっかくなら /

応用情報技術者を
クイズ形式で学習しませんか?

クイズ画面へ遷移する→

すぐに利用可能!

©︎2026 情報処理技術者試験対策アプリ

このサイトについてブログプライバシーポリシー利用規約特商法表記開発者について