応用情報技術者 2018年春期午前2 問23

問題文

ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部の PLL1, PLL2 及び分周器の組合せでCPUに 240MHz, シリアル通信(SIO) 115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで、シリアル通信のクロック精度は±5%以内に収まればよいものとする。

選択肢

ア：

1/ 2^{4}

イ：

1/ 2^{6}

ウ：

1/ 2^{8}

エ：

1/ 2^{1} 0

（正解）

ワンチップマイコンの内部クロック発生器における分周器の値【午前2 解説】

要点まとめ

結論：分周器の値は $1/ 2^{10}$ （エ）が正解です。
根拠：15MHzの発振器をPLL1（8倍）、PLL2（2倍）で240MHzに昇圧し、そこから115kHzのクロックを得るために約1/1024の分周が必要です。
差がつくポイント：分周器の値を2のべき乗で考え、±5%の誤差範囲内で115kHzを正確に生成できるかを見極めることが重要です。

正解の理由

発振器の15MHzをPLL1で8倍すると120MHz、さらにPLL2で2倍すると240MHzとなりCPUクロックが得られます。
シリアル通信の115kHzは240MHzから分周して作るため、分周比は

\frac{240 \ 、 MHz}{115 \ 、 kHz} \approx 2087

しかし、分周器は

1/ 2^{n}

の形なので、最も近い

2^{11} = 2048

や

2^{10} = 1024

を検討します。
115kHzの±5%範囲は約109kHz〜121kHzであり、

2^{10} = 1024

で分周すると

\frac{240 \ 、 MHz}{1024} = 234375 \ 、 Hz

これは115kHzの約2倍なので不適。
一方、問題文の図から分周器はPLL1の出力（120MHz）に接続されているため、分周は120MHz基準で考えます。
120MHzを

2^{10} = 1024

で分周すると

\frac{120 \ 、 MHz}{1024} \approx 117.1875 \ 、 kHz

これは115kHzの±5%範囲内に収まるため正解はエの

1/ 2^{10}

です。

よくある誤解

PLL2の出力240MHzから直接分周すると思い込み、分周比を過大に見積もる誤りが多いです。
また、分周器の値を2のべき乗で考えずに近似値だけで判断すると誤答につながります。

解法ステップ

発振器の周波数15MHzを確認する。
PLL1で8倍し120MHzを得る。
PLL2で2倍し240MHzを得る。
CPUクロックは240MHzで確定。
シリアル通信クロック115kHzはPLL1出力（120MHz）から分周することを図から読み取る。
120MHzを115kHzに分周する分周比を計算する。
分周器は $1/ 2^{n}$ の形なので、 $2^{10} = 1024$ が最適で±5%範囲内に収まることを確認する。
よって分周器の値は $1/ 2^{10}$ （エ）と判断する。

選択肢別の誤答解説

ア: $1/ 2^{4} = 1/16$ は分周比が小さすぎ115kHzに遠く及ばず誤り。
イ: $1/ 2^{6} = 1/64$ も分周比が小さく115kHzより大幅に高い周波数になる。
ウ: $1/ 2^{8} = 1/256$ は分周比がまだ小さく、115kHzより高い周波数となる。
エ: $1/ 2^{10} = 1/1024$ は115kHzの±5%範囲内に収まり正解。

補足コラム

PLL（位相同期ループ）は発振器の周波数を整数倍に増幅する回路で、マイコンのクロック生成に不可欠です。
分周器はクロック周波数を低減し、用途に応じた周波数を作り出します。
シリアル通信のクロックは精度が重要で、±5%以内の誤差範囲を守る必要があります。

FAQ

Q: なぜ分周器は

1/ 2^{n}

の形で表されるのですか？
A: 多くの分周器は2進カウンタを用いており、2のべき乗で分周する設計が一般的だからです。

Q: PLL1とPLL2の役割は何ですか？
A: PLL1は発振器の周波数を中間的に増幅し、PLL2はさらに高い周波数に増幅してCPUクロックを生成します。

関連キーワード: PLL, 分周器、クロック生成、ワンチップマイコン、シリアル通信、クロック精度

← 前の問題へ次の問題へ →

\ せっかくなら /

応用情報技術者を
クイズ形式で学習しませんか？

クイズ画面へ遷移する→

すぐに利用可能！

応用情報技術者 2018年 春期 午前2 問23

問題文

選択肢