応用情報技術者 2018年 春期 午前2 問22

シリアル入力シフトレジスタのビット取り込み【午前2解説】

正解の理由

• 各クロック立上りでのサンプリング値を明示すると、取り込まれるビット列は 1,0,0,0,1,1,0,1（左が最初のサンプリング、右が8回目）である。
• 「データを最下位ビットに取り込み上位へシフトする」動作規則の下で、1回ごとに左方向（上位）へシフトし新しい値をLSBに入れると最終的に MSB→LSB = 1 0 0 0 1 1 0 1 となる。

解法ステップ

1. 図を左から右へ見て、クロック立上りのたびにデータが High(1) か Low(0) かを記録する（8回分）。
   • サンプリング結果（第1〜第8立上り）：1、0、0、0、1、1、0、1
2. 初期レジスタ値を 0000 0000 とする（通常は不定だが問題はこの動作で決まる）。
3. 各クロックで「上位へシフト＋LSBに新しいデータを格納」を実行していく（ステップごとのレジスタ状態）：
   • クロック1 (D=1)：0000 0001
   • クロック2 (D=0)：0000 0010
   • クロック3 (D=0)：0000 0100
   • クロック4 (D=0)：0000 1000
   • クロック5 (D=1)：0001 0001
   • クロック6 (D=1)：0010 0011
   • クロック7 (D=0)：0100 0110
   • クロック8 (D=1)：1000 1101
4. ストローブの立上りでその時点の並列出力が確定されるため、最終値は $10001101_2$ = $0x8D$。

選択肢別の誤答解説

• ア: 63 → $0x63=01100011_2$。今回観測されたシフト後のビット配列（1000 1101）とはビットパターンが一致しないため誤り。
• イ: 8D → $0x8D=10001101_2$。上のステップで示した通り、各クロックでの取り込みとシフトの結果と一致するため正解。
• ウ: B1 → $0xB1=10110001_2$。シフト操作の途中経過（各クロック後の状態）と照合しても一致しない。
• エ: C6 → $0xC6=11000110_2$。同様に、サンプリング順により得られる最終ビット列とは異なる。

よくある誤解

• 誤解1：データの変化（立下り・立上り）が「直後」か「直前」かの読み違い
  図の説明で「第3点線直後にLowへ」「第7点線直後にHighへ」とあるとき、クロック立上りの瞬間のデータは「直後」側の変化前（＝その時点の直前のレベル）ではなく、各立上りでの瞬間のレベルを読み取ることが重要です。今回のサンプリングは各立上りの瞬間で決まります。
• 誤解2：シフト方向とビットの並び順の取り違え
  「LSBに取り込む」＋「上位へシフト」は、新しいビットが毎回右端（LSB）へ入り、既存ビットは左（MSB側）へ押し上げられることを意味します。これを逆に考えるとビット順が反転してしまい、誤答につながります。

補足コラム

• 実務・回路設計での注目点：シリアル→パラレルのシフトレジスタは、サンプリングタイミング（クロックとデータのセットアップ/ホールドタイム）とラッチ（ストローブ、イネーブル）タイミングが重要です。図題のようにストローブで出力を確定する構成は、シフト中に出力が変わるのを防ぎ安定した並列出力を得るためによく用いられます。
• 覚え方：新しいビットが毎回LSBに入る操作なら「読んだ順がMSB側へ積み上がる」と考えると、最初に読んだビットが最終的にMSBになることを直感的に理解しやすいです。

FAQ