応用情報技術者 2022年 春期 午前2 問23
問題文
マイクロプロセッサの耐タンパ性を向上させる手法として、適切なものはどれか。
選択肢
ア：ESD (Electrostatic Discharge) に対する耐性を強化する。
イ：チップ検査終了後に検査用パッドを残しておく。
ウ：チップ内部を物理的に解析しようとすると、内部回路が破壊されるようにする。（正解）
エ：内部メモリの物理アドレスを整然と配置する。
マイクロプロセッサの耐タンパ性を向上させる手法【午前2 解説】
要点まとめ
- 結論：耐タンパ性向上には、チップ内部を物理解析時に破壊する仕組みを設けることが有効です。
- 根拠：物理的な解析や改ざんを防ぐことで、チップの機密情報や機能を守れます。
- 差がつくポイント：耐タンパ性は単なる耐久性や検査方法ではなく、不正解析や改ざん防止のための設計技術である点を理解しましょう。
正解の理由
選択肢ウは、チップ内部を物理的に解析しようとすると回路が破壊される仕組みを指し、これが耐タンパ性の本質的な対策です。耐タンパ性とは、不正な解析や改ざんを防ぐための技術であり、物理的な攻撃に対して回路を破壊することで情報漏洩や改変を防止します。したがって、ウが正解です。
よくある誤解
耐タンパ性をESD耐性や検査用パッドの管理と混同しやすいですが、これらは耐タンパ性とは異なる目的の対策です。
解法ステップ
- 問題文の「耐タンパ性」の意味を確認する。
- 耐タンパ性は「物理的な改ざんや解析を防ぐ技術」であると理解する。
- 選択肢の内容を耐タンパ性の定義に照らし合わせる。
- 物理解析時に回路が破壊される仕組み（ウ）が最も適切と判断する。
選択肢別の誤答解説
- ア: ESD耐性は静電気放電に対する耐性であり、耐タンパ性とは異なります。
- イ: 検査用パッドの残存は検査効率や後工程に関わる問題で、耐タンパ性向上には直接関係しません。
- ウ: 物理解析時に回路を破壊する仕組みは耐タンパ性の代表的な対策です。
- エ: 内部メモリの物理アドレス配置は性能や設計効率に関わるもので、耐タンパ性とは無関係です。
補足コラム
耐タンパ性（Tamper Resistance）は、半導体チップのセキュリティ機能の一つで、外部からの不正アクセスや解析を防ぐための設計技術です。具体的には、チップの封止材にセンサーを埋め込んだり、解析時に回路を破壊するトリガーを設けたりします。これにより、機密情報の漏洩や改ざんを防止します。
FAQ
Q: 耐タンパ性とESD耐性は同じですか？
A: いいえ。耐タンパ性は不正解析防止のための物理的対策で、ESD耐性は静電気による破壊防止の対策です。
A: いいえ。耐タンパ性は不正解析防止のための物理的対策で、ESD耐性は静電気による破壊防止の対策です。
Q: 検査用パッドを残すことは耐タンパ性に影響しますか？
A: いいえ。検査用パッドは検査工程のためのもので、耐タンパ性向上には直接関係しません。
A: いいえ。検査用パッドは検査工程のためのもので、耐タンパ性向上には直接関係しません。
関連キーワード: 耐タンパ性、物理解析防止、セキュリティ設計、マイクロプロセッサ、不正解析防止
\ せっかくなら /
応用情報技術者を
クイズ形式で学習しませんか？
クイズ画面へ遷移する→
すぐに利用可能！