応用情報技術者 2024年 春期 午前2 問21

NANDゲートのグリッチ【午前2解説】

正解の理由

解法ステップ

1. 各安定区間の入力 (A,B) に対して NAND の論理値 Y = NOT(A AND B) を計算する。
   • (0,1) → 1、(1,0) → 1、(1,1) → 0、(0,0) → 1
2. 各区間の実測 Y と比較する。
   • 区間① (0,1)→Y=1：NAND と一致
   • 区間② (1,0)→Y=1：NAND と一致
   • 区間④ (1,0)→Y=1：NAND と一致
   • 区間③ (0,1)→Y=0：論理値だけでは矛盾（NANDなら1）が生じる
3. 矛盾（区間③）を、入力遷移時の相対タイミング（どちらが先に変化したか）とゲートの伝播遅延で説明する。
   • 点線②の変化で、入力の変化順序／立ち上がり・立ち下がりのタイミングにより一瞬 A=1,B=1 となり、Y が 0 に下がる。
   • その後入力が安定して (0,1) になっても、出力の 0→1 の復帰が遅く（立ち上がり遅延が大きく）区間③で 0 のまま観測される。
4. 記号上の特徴（入力線の形状、出力の否定マーク）も照合し、NAND 記号（直線入力＋出力に小丸）が一致する選択肢を選ぶ。

選択肢別の誤答解説

• ア（XOR）
  • XOR は入力が異なるときに出力が 1、同じときに 0 です。問題の安定区間では A と B が常に異なるため XOR は常に 1 を出し、区間③で観測される 0 を説明できません。また記号に否定小丸がない点も合いません。
• イ（XNOR）
  • XNOR は入力が同じときに 1、異なるときに 0 です。与えられた安定区間では入力は常に異なるため XNOR は常に 0 を出すはずで、実測の多数区間で Y=1 となっている点と矛盾します。記号形状（XOR の否定）も合いません。
• ウ（NAND）
  • 直線入力＋出力に小丸の記号が NAND を表します。論理特性と、入力遷移時に「一瞬両方 1 になる」可能性（伝播遅延に起因するグリッチ）で区間③の 0 を説明できるため適合します。
• エ（NOR）
  • NOR は入力のいずれかが 1 なら出力は 0 になるため、与えられた波形（多くの区間で Y=1）と合いません。記号的には OR の否定ですが、波形の傾向と不一致です。

よくある誤解

• 伝播遅延を無視して「同じ入力は常に同じ出力」だけで判断する
  • 静的な真理値は同じでも、遷移時の順序や遅延で一時的なグリッチが発生し得ます。
• 記号の見た目（曲線やアーチ）だけで即断する
  • 入力線の形状や出力の小丸（否定）を正確に見ると論理種別が判断できます。見落としや勘違いが多い点です。
• グリッチが起きても必ず瞬時に元に戻ると考える
  • 出力の立ち上がり/立ち下がりの遅延や非対称性により、グリッチの状態が次の安定区間まで継続して観測されることがあります。

補足コラム：静的ハザードと対策

• 回路式に冗長項（コンセンサス項）を追加してハザードを除去する（組合せ論理の冗長化）。
• 演算を同期化して同時変化を避ける（フリップフロップで同期する）。
• ゲートの立ち上がり／立ち下がり遅延をバランスさせる（タイミング調整）。 ハードウェア設計ではこれらを組み合わせてグリッチ対策を行います。

FAQ