基本情報技術者 2017年 春期 午前（科目A） 問22

半加算器の回路構成【午前解説】

正解の理由

• 和（最下位ビット）: $z=x\oplus y$（排他的論理和）
• 桁上げ: $c=x\wedge y$（論理積）
  図では上側のブロックAが和の出力線に直列で接続され、下側のブロックBが両入力を受けて桁上げを出力しているため、Aに排他的論理和、Bに論理積が対応します。以上より選択肢ア（A: 排他的論理和、B: 論理積）が正しいです。

解法ステップ

1. 出力の意味を確認する：z は和の1桁目、c は桁上げであることを確認する。
2. 半加算器の定義を思い出す：和はXOR、桁上げはANDで表現される。
3. 図の配線を追う：Aが和の出力線に繋がり、Bが両入力を受けて桁上げを出していることを確認する。
4. 選択肢と照合する：A→排他的論理和、B→論理積を含む選択肢を選ぶ（ア）。

選択肢別の誤答解説

• ア：A = 排他的論理和、B = 論理積 → 正解。和は$z=x\oplus y$、桁上げは$c=x\wedge y$に一致する。
• イ：A = 否定論理積（NAND）、B = 否定論理和（NOR） → NAND/NOR は否定を含むため出力が逆になり誤り。半加算器の正しい真理値を満たさない。
• ウ：A = 否定論理和（NOR）、B = 排他的論理和（XOR） → 桁上げがXORでは成立しない（両方1のとき桁上げが1になる必要がある）。
• エ：A = 論理積（AND）、B = 論理和（OR） → A が AND では和のビットが正しくならない（例えば $x=1,y=0$ のとき和は1だがANDは0）。

よくある誤解

• XOR と OR を取り違える：OR はどちらかが1なら1だが、和（1ビット目）は入力が「異なるとき」に1となるXORである点を誤認しやすい。
• 図のノードを「接続点」と見落とす：塗りつぶしノードや垂直線での接続がどの信号をどこに送るかを示すため、回路経路を正確に読む必要がある。
• 桁上げを OR と考える誤り：桁上げは「両方1のとき」にのみ発生するため AND が正しい。

補足コラム

• 真理値表（確認用）
  x,y → z(=x⊕y), c(=x∧y)
  0,0 → 0,0
  0,1 → 1,0
  1,0 → 1,0
  1,1 → 0,1
• 半加算器は単純だが、3入力（上位桁からの繰り上がりも含む）を扱う場合は全加算器（full adder）を使い、通常は複数の全加算器を連結して多ビット加算を行う。
• 実装上の注意：XOR は単一ゲートで実現されることもあるが、NAND や NOR の組合せで構成することも多く、遅延やゲート数を考慮する必要がある。

FAQ